Neue DSP-Familie von Cirrus Logic mit Dual-Core-Architektur

Single-Chip-Lösungen mit 32-Bit-Dual-Core-DSP - Cirrus-Software bietet Schlüssel für Programmierbarkeit und kurze Markteinführungszeiten
(PresseBox) (Las Vegas - Consumer Electronics Show, ) Cirrus Logic hat eine neue Familie von digitalen Mehrkanal-Audio-Signalprozessoren (DSPs) im oberen Leistungsbereich vorgestellt. Die neue DSP-Familie CS49500 unterstützt Hersteller darin, ihre digitalen Unterhaltungselektronik-Geräte mit erschwinglichen, fortschrittlichen Audio-Funktionen auszustatten. Herzstück aller CS49500-Lösungen ist ein Festkomma-Dual-Core-DSP mit 32 Bit, zwei MACs und 72 Bit breiten Akkumulator-Registern, der neben hoher Präzision eine Verarbeitungsleistung bietet, die derjenigen von Höchstleistungs-Prozessoren nahe kommt. Die CS49500-Familie ermöglicht auch eine Programmierung durch den Kunden und erleichtert es OEMs damit, Funktionalität und Performance ihrer Produkte kundenspezifisch anzupassen. Die CS49500-DSP-Familie eignet sich für den Einsatz in Audio-/Video-Receivern und anderen Produkten für digitale Unterhaltung.

Die CS49500-Familie beruht auf 32-Bit-Dual-Core-DSPs, die mit Dual-Units für "Multiply-and-Accumulate" (MAC) sowie mit 72-Bit-Akkumulatoren für den Audiobereich optimiert wurden. Mit einer Leistung von 1.440 MOPS (Millions of Operations per Second) ermöglichen sie hochentwickeltes Decodieren und eine robuste 96 kHz Mehrkanal-Wiedergabe. Ohne jegliches externes RAM unterstützen die Single-Chip-Lösungen der CS49500-Familie alle standardisierten Decodierungs-Algorithmen wie Dolby Digital-Pro Logic IIx, EX, DTS-ES 96/24 mit THX und andere moderne "Post-Processing"-Standards sowie zusätzlich Algorithmen, die vom Kunden programmiert werden können. Die CS49500-Familie verfügt über genügend ROM-Kapazität, um die Codes aller Mainstream-Applikationen zu speichern und lässt über einen externen Code-Download in das RAM auch die Erweiterung auf künftige Algorithmen zu.

Ein Highlight der CS49500-Familie ist der Dual-Decoder CS49520, der beispielsweise DTS und Dolby Digital oder AAC und Dolby Digital simultan entschlüsseln kann. Die Dual-Core-Architektur kann in Form zweier separater 32-Bit-DSPs mit verschiedenen Zyklus-Bereichen arbeiten. Zweigleisiges Decodieren ist eine fortschrittliche Eigenschaft, die für neue AVRs die Möglichkeit eröffnet, zweierlei Zonen mit Inhalten aus zwei verschiedenen Quellen zu unterstützen. Das Ergebnis ist eine sehr leistungsstarke und dennoch kostengünstige Lösung für Hersteller von digitalen Hochleistungs-Unterhaltungssystemen im Consumer-Bereich wie AVRs und DVD-Receiver, digitale Fernseher, Home Theater-Systeme und andere Arten von Audiosystemen, etwa in der Automobiltechnik.

Konventionelle DSP-Lösungen bedienen sich einer Single-Core-Architektur. Diese erfordert einen Audio-Code, der zusammenhängend integriert sein und in einer eng gekoppelten, vordefinierten Weise arbeiten muss. Mit der Dual-Prozessor-Architektur und dem Software-Framework von Cirrus erhalten Kunden bereits zertifizierte Software auf dem ersten Core, der alle wesentlichen Technologiestandards für das Decodieren und Verarbeiten abdeckt. Mit dem C-Compiler und Assembler von Cirrus können Kunden auf dem zweiten Core Code entwickeln, zusätzlich zu den von Cirrus gelieferten und bereits zertifizierten Funktionen für die Wiedergabe. Interaktionsprobleme zwischen Applikationen bei der Entwicklung auf einem einfachen Core immanent stellen hier kein Problem dar: es gibt nur m inimale Verknüpfungen zwischen Applikationen auf verschiedenen Prozessoren, die sich auf die Übergabe von Daten beschränken.

Verfügbarkeit
Die Komponenten sind in einem 144-poligen LQFP erhältlich und gegenwärtig als Muster verfügbar. Detaillierte Preisinformationen sind über die lokalen Vertriebsniederlassungen von Cirrus Logic erhältlich.

Kontakt

Cirrus Logic GmbH
Mühlfelder Str. 2
D-82211 Herrsching
Social Media