Design-Software Quartus II Version 3.0 von Altera ebnet den Weg zu FPGA-Designs auf ASIC-Niveau

Quartus II Software für 2.000 Dollar unterstützt HardCopy Stratix Bausteine und stellt das industrieweit erste vollständige Design-Tool für maskenprogrammierbare ICs dar, die auf einer Umsetzung von FPGAs basieren
(PresseBox) (Unterschleißheim, ) Altera stellt heute die Version 3.0 seiner Design-Software Quartus® II vor. Dabei handelt es sich um den industrieweit ersten Design-Flow, den der Anwender für die Entwicklung von FPGAs und von ASIC-ähnlichen, kostengünstigen masken-programmierbaren Bausteinen nutzen kann. Mit einer Lizenzgebühr von nur 2.000 Dollar für Quartus II Version 3.0 können Systementwickler direkt die HardCopy Stratix™-ICs adressieren. Somit sind sie in der Lage, die Performance ihrer Bausteine, die im Durchschnitt um 50 Prozent schneller als vergleichbare FPGAs sind, vorauszuberechnen und zu verifizieren. Zusätzlich zu dem Design-Flow für die HardCopy Stratix Bausteine ist die Design-Software Quartus II Version 3.0 mit einem Satz neuer Funktionen ausgestattet, die die Entwicklungszyklen für CPLDs, FPGAs und HardCopy-Bausteine von Altera reduzieren. Quartus II 3.0 bietet eine Leistungsfähigkeit auf ASIC-Niveau, kostet aber wesentlich weniger als ASIC-Entwicklungs-Tools.

„FPGAs von Altera sind in der Komplexität mit ASICs vergleichbar. Mit diesen Bausteinen konnte BlueArc eine File-Server-Architektur implementieren, die leistungsmäßig weltweit führend ist. Diese fortschrittlichen FPGAs brauchen entsprechend fortschrittliche Entwicklungs-Tools”, erklärt Shmuel Shottan, Senior Vice President of Engineering bei BlueArc. „Mit Quartus II 3.0 von Altera stehen den Systementwicklern nun die richtigen Funktionen zur Verfügung, um die Effizienz eines ASIC-Entwicklungsflusses zu erreichen, während sie gleichzeitig von der Flexibilität der FPGAs profitieren können. Mit dem Tcl-Interface können Entwickler Speicherfunktionen via Scripting integrieren und kontrollieren, was besonders begrüßenswert ist. So etwas ist in konkurrierenden Tools für die programmierbare Logik nicht zu finden.”

Mit der neuen Software-Version steht jetzt für HardCopy Stratix Bausteine die gleiche Design-Performance zur Verfügung wie für FPGAs und zwar zum gleichen frühen Zeitpunkt im Entwicklungsprozess. Entwickler können jetzt die fMAX-Performance, die Leistungsaufnahme, die Logikzellenplatzierung und die I/O-Zuweisung ihres HardCopy Stratix Designs beurteilen - alles bevor das Design auf das endgültige maskenprogrammierte IC implementiert wird. Diese Möglichkeit ist für den Anlauf eines Leiterplatten-Designs auf Systemebene essentiell.

„Ein nahtloser Design-Flow von einem FPGA zu einem maskenprogrammierbaren Baustein stellt in der Industrie ein Novum dar. Der Vorteil: Damit wird das Risiko und die Zeit für die Entwicklung eines kostengünstigeren Bausteins für Volumenapplikationen reduziert,” erklärt Cary Snyder von Forward Concepts. „Mit der Integration des Design-Flows für HardCopy Stratix Bausteine in die Design-Software Quartus II hat Altera einen wichtigen Schritt getan, um Entwickler mit einem kostengünstigen Design-Tool zu versorgen, das ihnen die vollständige Kontrolle über die Stratix- und HardCopy-Versionen ihres Designs verleiht. Damit wird den Belangen der Entwicklungs-Teams entsprochen, die immer mehr unter dem Druck stehen, ihre gesamten Design-Kosten zu senken.”

Eigenschaften und Vorteile von Quartus II Version 3.0

Durch einen Satz neuer Funktionen und Verbesserungen, die allesamt gängige Design-Flow-Bottlenecks adressieren, reduziert Quartus II Version 3.0 die Design- und Verifikationszeit von FPGAs erheblich.

Verbesserte Zuweisung und Validierung von I/O-Pins – Diese Funktion ermöglicht eine I/O-Zuweisung und Validierung bevor endgültige Schaltungen oder Module verfügbar sind. Damit kann mit dem Layout der Leiterplatte zu einem früheren Zeitpunkt im Entwicklungsprozess begonnen werden. Chip Editor – Für ein optimiertes Design können die Anwender von Quartus II jetzt kleinere Design-Änderungen von Hand innerhalb von Minuten durchführen, ohne das Design neu kompilieren zu müssen oder das Timing-Closure zu verlieren. Inkrementelle Kompilierung – Mit dieser neuen Funktion bedingen Änderungen der Logikplatzierung während des Place-and-Route-Prozesses lediglich schrittweise Veränderungen in allen Design-Quelldateien. Außerdem sinkt damit die Kompilierungszeit im Durchschnitt um 40 Prozent. Platzierungen und das damit zusammenhängende Timing in den anderen Bereichen des Designs sind davon nicht betroffen. Design-Verbesserungen auf Systemebene – SOPC Builder, der jetzt in der Design-Software Quartus II integriert ist, automatisiert das Hinzufügen, die Parametrierung und die Anbindung von IP-Cores, einschließlich Embedded-Prozessoren, Co-Prozessoren, Peripherieeinheiten, Speicher und benutzerdefinierte Logik. Die neue Version beinhaltet auch den ersten SOPC Builder, der das Linux-Betriebssystem von Red Hat unterstützt. Block-basierende Design-Verbesserungen – Mit der Block-basierenden LogicLock™ Design-Methodik können Anwender der Quartus-II-Software Module unabhängig voneinander implementieren. Werden Module in ein Projekt integriert, bleibt die Performance davon unbeeinflusst. Mit Quartus II Version 3.0 können Systemarchitekten ihr Routing und ihre Logikplatzierung „einfrieren“, wenn sie Module integrieren. Kommandozeilen- & Tcl-Scripting-Interface – Durch dieses neue Kommandozeilen-Interface können Entwickler die Quartus-II-Design-Software aus Makefiles oder Tcl-Scripts heraus laufen lassen und zwar mit Hilfe einer vereinfachten Programmiersyntax. Weitere Vorteile des Kommandozeilen-Interfaces bestehen darin, dass das Laden von Dateien schneller erfolgt und die Ausführung in einem verteilten Netzwerk erfolgen kann. Design Space Explorer – Diese neue Funktion automatisiert den Design-Optimierungsprozess und steigert die durchschnittliche Design-Performance per Knopfdruck um 20 Prozent, indem automatisch Kombinationen von verbesserten Compiler-Optimierungseinstellungen angewandt werden. Verbesserungen der ModelSim-Altera-Software – Anwender von Quartus II können mit der neuen ModelSim®-Altera Version 5.7c-Software jetzt eine Verhaltens- und Timing-Simulation um 20 Prozent schneller durchführen. Diese Software ist in der Software-Subskription von Altera enthalten. „System-Entwicklern steht jetzt eine virtuelle Foundry am Desktop zur Verfügung. Sie sind mit notwendigen Tools ausgestattet, um ihre Designs für PLDs oder kostengünstige ASIC-Alternativen zu optimieren. Die Wahl liegt bei ihnen,“ erklärt Tim Southgate, Vice President für das Software Tools Marketing bei Altera. „Das ist das erste Mal, dass ASIC-Designer Zugriff auf einen praktisch risikofreien, sehr kostengünstigen, leicht anwendbaren Design-Flow haben. Mit diesem Design-Flow können Entwicklungen im System mit Hilfe von Pin- und Resource-kompatiblen FPGAs getestet werden”.

Preise und Verfügbarkeit

Die Version 3.0 der Quartus-II-Software ist für alle Anwender mit aktivem Subskriptions-Paket ab sofort verfügbar. Das Software-Subskriptions-Programm von Altera vereinfacht den Erwerb von Altera-Entwicklungs-Tools, indem alle Softwareprodukte und Wartungsgebühren mit einer jährlichen Pauschale abgegolten werden. Für 2000 US-Dollar (Einzel-PC-Lizenz) sichert die jährliche Subskription dem Kunden die Lieferung der kompletten Quartus-II-Entwicklungssoftware, SOPC-Builder-Systemgenerierungs- und-integrationssoftware sowie OEM-Simulations-Tools von Model Technology, einschließlich Software-Upgrades für 12 Monate. Die Quartus-II-Designsoftware unterstützt alle wichtigen Betriebssysteme wie Windows XP, Windows 2000, Windows NT, Sun Solaris, Red Hat Linux und HP-UX. Die Subskription kann online über die Altera-Website http://www.altera.com oder über die weltweiten Distributoren von Altera erfolgen.

HardCopy Stratix

Die HardCopy Stratix Bauelemente sind die industrieweit ersten preiswerten maskenprogrammierbaren Bauelemente mit Performance und Funktionalität auf ASCI-Niveau für eine risikofreie Massenfertigung. Diese einzigartige ASIC-Alternative wird durch die Quartus II 3.0 Design-Software unterstützt. Die HardCopy Stratix Bauelemente bieten dieselbe Funktionalität wie die erfolgreichen Stratix-FPGAs. Darüber hinaus kann die Performance gegenüber einem vergleichbaren Stratix-FPGA um durchschnittlich 50 Prozent erhöht und die Leistungsaufnahme um etwa 40 Prozent reduziert werden. HardCopy Stratix Chips sind prädestiniert für leistungsfähige, hochvolumige Applikationen in Netzwerken, drahtloser Kommunikation, anspruchsvoller Consumer-Elektronik sowie in den Bereichen Industrie, Test und Medizin. Weitere Informationen stehen unter www.altera.com/... zur Verfügung.

Pressearbeit:
MEXPERTS AG
Rolf Bach
Trimburgstrasse 2
81249 München
Tel.: ++49 (0) 89- 89 73 61-14
Fax: ++49 (0) 89- 873621
Email: rolf.bach@mexperts.de

Kontakt

Altera GmbH
Freisinger Str. 3
D-85716 Unterschleißheim
Social Media